Two-Level Page Table2 Memory Management(3)-메모리 관리 Multilevel Paging and Performance Address space가 더 커지면 다단계 페이지 테이블 필요 각 단계의 페이지 테이블이 메모리에 존재하므로 logical address의 physical address 변환에 더 많은 메모리 접근 필요 TLB를 통해 메모리 접근 시간을 줄일 수 있음 4단계 페이지 테이블을 사용하는 경우 메모리 접근 시간이 100ns, TLB 접근 시간이 20ns이고 TLB hit ratio가 98%인 경우 effective memory access time = 0.98 x 120 + 0.02 x 520 = 128 nanoseconds. 결과적으로 주소변환을 위해 28ns만 소요 Valid(v) / Invalid(i) Bit in a Page Table Pa.. 2022. 3. 22. Memory Management(2)-메모리 관리 Noncontiguous Allocation Paging Process의 virtual memory를 동일한 사이즈(보통 4KB)의 page 단위로 나눔 Virtual memory의 내용이 page 단위로 noncontiguous 하게 저장됨 일부는 backing storage에, 일부는 physical memory에 저장 Basic Method physical memory를 동일한 크기의 frame으로 나눔 logical memory를 동일 크기의 page로 나눔 (frame과 같은 크기) 모든 가용 frame들을 관리 page table을 사용하여 logical address를 physical address로 반환 External fragmentation 발생 안 함 Internal fragmenta.. 2022. 3. 21. 이전 1 다음